什么是阻抗匹配,为什么重要?阻抗匹配确保源阻抗、传输线阻抗(Z_0)和负载阻抗相等或正确端接。当阻抗匹配时,最大功率从源传输到负载,信号反射最小化。失配会导致振铃、过冲、EMI和降低的噪声裕量。对于高速数字(>100 MHz),反射会降低眼图质量并增加误码率。
源端接和负载端接有什么区别?源端接在驱动器处放置串联电阻,形成分压器吸收从负载返回的反射。信号在传播期间为半幅值,但在负载处达到全幅摆。负载端接在接收器处放置匹配线阻抗的电阻,吸收入射波。源端接功耗更低,适用于点对点,而负载端接适用于多点总线但消耗直流功率。
何时应使用串联与并联端接?对于只有一个驱动器和一个接收器的点对点信号(如时钟线、SPI、中速I2C),使用串联(源)端接。它功耗最低,无直流电流。对于多个接收器连接到线上的多点拓扑(如地址总线、多点LVDS),使用并联(负载)端接。并联端接在各处提供全信号摆幅,但持续消耗电流。对于DDR和现代高速接口,使用结合两者优点的片内端接(ODT)。
什么是驻波比,什么值是可接受的?驻波比(VSWR)测量阻抗失配,表示为传输线上最大与最小电压的比值。VSWR = (1 + |Γ|) / (1 - |Γ|),其中Γ是反射系数。VSWR = 1:1是完美的(无反射)。VSWR < 1.5:1(回波损耗>14 dB)对大多数应用是可接受的。VSWR < 1.2:1(RL > 20 dB)是优秀的。对于功率放大器,VSWR > 2:1可能损坏输出级。